### **BEST AVAILABLE COPY**

## JC20 Rec'd PCT/110 3 0 SEP 2009

DOCKET NO.: 15675P583

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| In re the Application of:   | 1                                       |  |  |  |  |  |
|---|---|--|--|--|--|--|
| THIERRY FAVARD  | Art Group:                              |  |  |  |  |  |
| Application No.:  | Examiner:                               |  |  |  |  |  |
| Filed:  |   |  |  |  |  |  |
| For: schmitt trigger circuit in soi   |   |  |  |  |  |  |
| Commissioner for Patents P.O, Box 1450 Alexandria, VA 22313-1450                          | ш                                       |  |  |  |  |  |
| REQUEST FOR PRIORITY  |   |  |  |  |  |  |
| Sir:  |   |  |  |  |  |  |
| Applicant respectfully requests a conve   | ention priority for the above-captioned |  |  |  |  |  |
| application, namely:  APPLICA   | TION                                    |  |  |  |  |  |
| COUNTRY NUMB  |   |  |  |  |  |  |
| France 03040  | 88 2 April 2003                         |  |  |  |  |  |
| ☐ A certified copy of the document is being submitted herewith.                           |   |  |  |  |  |  |
|   |   |  |  |  |  |  |
| Res   | espectfully submitted,                  |  |  |  |  |  |
| Bla   | kely, Sokoloff, Taylor & Zafman LLP     |  |  |  |  |  |
| Dated:  | <u> </u>                                |  |  |  |  |  |
| 12400 Wilshire Boulevard, 7th Floor<br>Los Angeles, CA 90025<br>Telephone: (310) 207-3800 | S. Hyman, Reg. No. 30,139               |  |  |  |  |  |

WIPO

# BREVET D'INVENTION

**CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION** 

#### **COPIE OFFICIELLE**

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 06 AVR. 2804

## PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

Pour le Directeur général de l'Institut -national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

(NST)TUT NATIONAL DE LA PROPRIETE SIEGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone: 33 (0)1 53 04 53 04 Télécople: 33 (0)1 53 04 45 23 www.lnpl.fr



#### **BREVET D'INVENTION** CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

#### REQUÊTE EN DÉLIVRANCE page 1/2



| Cet imprimé est à remplir lisiblement à l'encre noire DB 540 W / 2105  |  |  |  |  |  |  |
|--|--|--|--|--|--|--|
| NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE<br>À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE   |  |  |  |  |  |  |
| Cabinet REGIMBEAU  |  |  |  |  |  |  |
| 8 20, rue de Chazelles   |  |  |  |  |  |  |
| 75847 PARIS CEDEX 17 FRANCE  |  |  |  |  |  |  |
| VR. 2003   |  |  |  |  |  |  |
| *  |  |  |  |  |  |  |
| ☐ N° attribué par l'INPI à la télécopie  |  |  |  |  |  |  |
| Cochez l'une des 4 cases suivantes   |  |  |  |  |  |  |
| No.  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
| N° Date  |  |  |  |  |  |  |
| N° Date  |  |  |  |  |  |  |
| N° Pata I I I I I I I I I I I I I I I I I I  |  |  |  |  |  |  |
| Date 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1   |  |  |  |  |  |  |
| · · · · · · · · · · · · · · · · · · ·  |  |  |  |  |  |  |
| DÉCLARATION DE PRIORITÉ Pays ou organisation   |  |  |  |  |  |  |
| Pays ou organisation   |  |  |  |  |  |  |
| Date No.   |  |  |  |  |  |  |
| Pays ou organisation Date  |  |  |  |  |  |  |
| Pays ou organisation   |  |  |  |  |  |  |
| Date   |  |  |  |  |  |  |
| S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
| SOISIC   |  |  |  |  |  |  |
| SOISIC   |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  |  |  |  |  |  |  |
|  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  437527930              15, rue des Martyrs, 38054 GRENOBLE                    |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  437527930              15, rue des Martyrs, 38054 GRENOBLE  FRANCE  Française |  |  |  |  |  |  |
| SOCIETE ANONYME A DIRECTOIRE ET CONSEIL DE SURVEILLANCE  437527930 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1                               |  |  |  |  |  |  |
|  |  |  |  |  |  |  |



#### BREVET D'INVENTION CERTIFICAT D'UTILITÉ



# REQUÊTE EN DÉLIVRANCE page 2/2



| DATE<br>LIEU   | 2 AV  | Réservé à l'INPI<br>RIL 2003<br>I PARIS   |  |   |                                       |
|--|---|---|--|---|---------------------------------------|
|  | ONAL ATTRIBUÉ PAR                                 |   | 8  |   | D8 540 W / 2105                       |
| 6  | MANDATAIRE  | (silya heu)   |  |   |                                       |
|  | Nom   |   | 240072 TM  |   |                                       |
| -  | Prénom<br>Cabinet ou So                           | : 111   |  |   |                                       |
|  | Capitiet on 200                                   | ciete   | Cabinet REGIMBEAU  |   |                                       |
| N °de pouvoir permanent et/ou<br>de lien contractuel   |   |   |  |   |                                       |
|  | Adresse  Code postal et ville Pays                |   | 20, rue de Chaz  |   |                                       |
|  |   |   | 75847 PARIS CEDEX 17   |   |                                       |
|  |   |   |  |   |                                       |
|  | N° de téléphone (facultatif)                      |   | 01 44 29 35 00   |   |                                       |
|  | N° de télécopie (facultatif)                      |   | 01-44-29-35-99   |   |                                       |
| ·  | Adresse électronique (facultatif)                 |   | info@regimbeau fr  |   |                                       |
| 7 INVENTEUR (S)  |   |   | Les inventeurs sont nécessairement des personnes physiques           |   |                                       |
| Les demandeurs et les inventeurs   |   | Oui   |  |   |                                       |
| sont les mêmes personnes  RAPPORT DE RECHERCHE   |   |   | Non: Dans ce cas remplir le formulaire de Désignation d'inventeur(s) |   |                                       |
| And the second s |   |   | une demande de brev  | et (y compris division et transformation) |                                       |
| Établissement immédiat<br>ou établissement différé   |   |   |  |   |                                       |
| Paiement échelonné de la redevance<br>(en deux versements)   |   | Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt  Oui  Non  |  |   |                                       |
| 9 RÉDUCTION DU TAUX<br>DES REDEVANCES  |   | Uniquement pour les personnes physiques  Requise pour la première fois pour cette invention (joindre un avis de non-imposition)  Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG |  |   |                                       |
| 10   | SÉQUENCES DE NUCLEOTIDES<br>ET/OU D'ACIDES AMINÉS |   | ☐ Cochez la case si la description contient une liste de séquences   |   |                                       |
|  | Le support élect                                  | tronique de données est joint   |  |   |                                       |
|  | séquences sur                                     | de conformité de la liste de<br>support papier avec le<br>nique de données est jointe   |  |   |                                       |
| i  | Si vous avez u<br>indiquez le no                  | tilisé l'imprimé «Suite»,<br>mbre de pages jointes  |  |   |                                       |
|  | OU DU MAND  | U DEMANDEUR<br>ATAIRE<br>té du signataire)  | 92-00  | ) <sub>/</sub>                            | VISA DE LA PRÉFECTURE<br>OU DE L'INPI |

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI. L'invention concerne un circuit bascule à hystérésis et un circuit intégré CMOS comprenant une telle bascule à hystérésis.

L'invention concerne plus précisément un nouveau circuit inverseur à hystérésis, notamment un nouveau circuit trigger de Schmitt, et un circuit intégré CMOS comprenant un tel inverseur à hystérésis. En particulier, l'invention propose un circuit intégré adapté à toute technologie CMOS semi-conducteur sur isolant. La technologie CMOS semi-conducteur sur isolant préférée ici est la technologie silicium sur isolant partiellement déplété (ou «PD SOI» en terminologie anglosaxonne, pour Partially Depleted Silicon On Insulator).

En technologie CMOS, la réalisation d'un circuit électrique trigger de Schmitt est classiquement connue. La figure 1 illustre l'une des réalisations symétriques possibles d'un tel circuit trigger de Schmitt. Le circuit de la figure 1 comporte six transistors : les transistors N2 et P2 constituent l'inverseur principal du trigger de Schmitt tandis que les transistors N1 et N3 d'une part, et les transistors P1 et P3 d'autre part, forment deux réseaux de rétroaction. Chacun desdits deux réseaux de rétroaction fixe un seuil de basculement et les deux seuils ainsi obtenus induisent, à eux deux, un effet d'hystérésis (la différence de tension entre ces deux seuils fixant la valeur de l'hystérésis). En fonction du sens d'évolution de la tension d'entrée, le basculement du trigger de Schmitt a donc lieu pour des valeurs différentes de ladite tension d'entrée. Ainsi, tant que la tension d'entrée V<sub>IN</sub> n'a pas dépassé le seuil de basculement V+, le signal de sortie OUT reste au niveau haut. Lorsque le signal de sortie a changé d'état (îl est désormais au niveau bas), la tension d'entrée V<sub>IN</sub> doit redescendre sous le seuil de basculement V pour provoquer un nouveau basculement du signal de sortie.

Dans les circuits CMOS sur substrat massif, le potentiel de chaque noeud à un instant donné est indépendant des instants précédents pendant lesquels le circuit était en fonctionnement. Il en est autrement dans les circuits sur silicium sur isolant (SOI) pour lesquels le comportement du circuit est conditionné par l'historique des signaux. En effet, les transistors sur ce substrat ont une zone interne présentant un potentiel flottant qui n'est pas immédiatement fixé par les polarisations externes et qui nécessite par conséquent un certain temps pour atteindre un potentiel d'équilibre.

Cette zone est appelée substrat (« body » selon la terminologie anglo-saxonne) flottant, et la dépendance du potentiel de substrat à l'historique des signaux est appelée effet d'histoire.

Du fait de cet effet d'histoire, la caractéristique de transfert statique du circuit classique trigger de Schmitt présente une hystérésis très variable et incontrôlable lorsqu'il est porté en technologie SOI. Et cette fluctuation indésirable de la caractéristique de transfert statique dudit trigger de Schmitt classique induit une fluctuation des caractéristiques dynamiques, notamment une variation du délai de propagation à travers ledit circuit.

5

10

15

20

25

30

Le circuit classique du trigger de Schmitt ne peut donc être utilisé en l'état pour des applications sur SOI. Il existe alors un besoin pour adapter ce circuit à des applications sur silicium sur isolant partiellement déserté.

Le document US 6,441,663 présente un circuit CMOS trigger de Schmitt en SOI qui comble ce besoin par l'utilisation de transistors à effet de champ (Field Effect Transistor, FET, selon la terminologie anglo-saxonne) à prises substrat. Il est montré dans ce document que le schéma électrique classique du trigger de Schmitt reste valable en technologie SOI en portant une attention particulière à la manière de contacter les prises substrat des transistors.

Un tel circuit est représenté sur la figure 2. Ce schéma comporte trois transistors à effet de champ à jonction canal N (NFET) et trois transistors à effet de champ à jonction canal P (PFET), dont les substrats sont fixés aux potentiels d'alimentation. Les prises substrat des transistors PFET sont pour cela raccordées à la tension d'alimentation alors que les prises substrat des transistors NFET sont raccordées à la masse. Les tensions de seuil des transistors sont ainsi figées dans le temps, indépendamment du signal d'entrée et de son historique, ce qui permet de passer outre le problème d'effet d'histoire, mais pénalise le dispositif en rapidité.

De par son principe de fonctionnement, et comme cela sera décrit par la suite, ce trigger est beaucoup moins efficace quand la tension d'alimentation se rapproche de la valeur de la tension de seuil des transistors. L'utilisation de ce circuit est par conséquent limitée du fait de son fonctionnement dégradé à faible tension

d'alimentation, qui se fait tout du moins au détriment de la rapidité et/ou de la surface silicium.

L'objet de l'invention est donc de disposer d'un circuit trigger de Schmitt tirant le meilleur parti de la technologie SOI et efficace notamment à faible tension d'alimentation.

A cet effet l'invention propose un circuit bascule à hystérésis en technologie SOI caractérisé en ce qu'il comprend au moins deux étages inverseurs CMOS, chaque étage inverseur étant constitué d'une première branche comprenant au moins un transistor à effet de champ à jonction canal P (PFET) en série entre un premier potentiel d'alimentation V<sub>DD</sub> et un noeud de sortie de l'étage inverseur et d'une seconde branche comprenant au moins un transistor à effet de champ à jonction canal N (NFET) en série entre ledit noeud de sortie de l'étage inverseur et un second potentiel d'alimentation, lesdits transistors de chacun des étages inverseurs ayant leurs grilles connectées ensemble pour recevoir un signal d'entrée. L'entrée de chacun des inverseurs reçoit directement ou indirectement le signal d'entrée dudit circuit, tandis que le signal de sortie dudit circuit est obtenu directement ou indirectement par le signal de sortie de l'un des étages inverseurs. Enfin, le potentiel de substrat de chacun des transistors d'au moins un étage inverseur, avantageusement le premier étage inverseur, est piloté dynamiquement par un signal de commande issu dudit circuit.

La structure du circuit comme succession d'étages inverseurs en série entre l'entrée dudit circuit et sa sortie, ainsi que la modification dynamique de la tension de seuil des transistors d'au moins un étage inverseur permettent d'introduire un effet d'hystérésis basé sur l'accélération de blocage de transistor(s) (en l'occurrence le(s) transistor(s) PFET de l'inverseur principal du circuit objet de l'invention pour une variation positive de la tension d'entrée) plutôt que sur le retard de mise en conduction de transistor(s) (en l'occurrence le(s) transistor(s) NFET de l'inverseur principal du circuit de l'art antérieur pour une variation positive de la tension d'entrée). L'invention permet ainsi d'apporter une «amélioration» (en introduisant une accélération) là où le circuit de l'art antérieur apporte une «dégradation» (en introduisant un ralentissement), pour introduire un déséquilibre des tensions de seuil

V. et V<sub>+</sub>. Il s'avère ainsi que le circuit de l'invention présente des caractéristiques plus performantes que celles du circuit de l'état de l'art. A immunité au bruit équivalente, le facteur de mérite (prenant en compte aussi bien la rapidité, la consommation totale que la surface silicium) de l'invention est plus performant que celui de l'art antérieur et cela pour toute une plage de tensions d'alimentation.

Selon un premier mode de réalisation de l'invention, les potentiels de substrat des transistors PFET et NFET d'au moins un étage inverseur, dit étage inverseur piloté, sont pilotés par un même signal de commande. Avantageusement, les potentiels de substrat des transistors PFET et NFET de l'étage inverseur piloté sont pilotés par un signal déterminé par un état du circuit situé en aval dudit étage inverseur piloté. L'esdits potentiels de substrat des transistors PFET et NFET de l'étage inverseur piloté peuvent à cet effet être pilotés par le signal de sortie d'un étage inverseur, dit étage inverseur de commande, situé en aval dudit étage inverseur piloté. L'étage inverseur de commande est préférablement séparé de l'étage inverseur piloté par un nombre pair d'étages inverseurs en série entre ledit étage inverseur piloté et ledit étage inverseur de commande. Avantageusement, ledit étage inverseur de commande est l'étage inverseur situé immédiatement en aval dudit étage inverseur piloté, le nombre pair d'étages inverseurs étant alors égal à zéro.

Selon un deuxième mode de réalisation de l'invention, les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté sont pilotés par un premier signal de commande et les potentiels de substrat des transistors NFET complémentaires desdits transistors PFET sont pilotés par un second signal de commande. Avantageusement, le premier signal de commande est un signal déterminé par un premier état du circuit situé en aval dudit étage inverseur piloté et le second signal de commande est un signal déterminé par un second état du circuit situé en aval dudit étage inverseur piloté. Le signal déterminé par ledit premier état du circuit peut à cet effet être le signal de sortic d'un premier étage inverseur, dit premier étage inverseur de commande, situé en aval dudit étage inverseur piloté et le signal déterminé par ledit second état du circuit peut être celui d'un second étage inverseur, dit second étage inverseur de commande, également situé en aval dudit étage inverseur piloté. Ledit premier étage inverseur de commande est

préférablement séparé dudit étage inverseur piloté par un premier nombre pair ou nul d'étages inverseurs en série entre ledit étage inverseur piloté et ledit premier étage de commande. De manière similaire, ledit second étage inverseur de commande est préférablement séparé dudit étage inverseur piloté par un second nombre pair ou nul d'étages inverseurs en série entre ledit étage inverseur piloté et ledit second étage de commande.

5

10

15

20

25

30

Selon un troisième mode de réalisation de l'invention, les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté et les potentiels de substrat des transistors NFET complémentaires desdits transistors PFET sont tous pilotés par des signaux de commande différents pour chacun d'eux. Avantageusement, chacun des signaux de commande est un signal déterminé par un état du circuit situé en aval dudit étage inverseur piloté et ce signal déterminé par un état du circuit peut être le signal de sortie d'un étage inverseur, dit étage inverseur de commande, situé en aval dudit étage inverseur piloté. Chaque étage inverseur de commande est préférablement séparé dudit étage inverseur piloté par un nombre pair ou nul d'étages inverseurs en série entre ledit étage inverseur piloté et ledit étage de commande.

· .}.

.

..;

De manière avantageuse, seuls les potentiels de substrat des transistors du premier étage inverseur sont pilotés, les potentiels de substrat des transistors des étages inverseurs autres que le premier étage inverseur n'étant pas pilotés et étant par conséquent laissés flottants.

De manière alternative, les potentiels de substrat des transistors du premier étage inverseur ne sont pas les seuls à être contrôlés dynamiquement. Les potentiels de substrat des transistors autres que ceux du premier étage peuvent ainsi être soit connectés classiquement à la tension d'alimentation pour les PFET ou à la masse pour les NFET, soit encore être commandés dynamiquement par un état du circuit situé en aval et plus particulièrement par le signal de sortie d'un étage inverseur situé en aval. De manière avantageuse, les différents étages inverseurs sont successivement chaînés pour fonctionner de manière « imbriquée », les potentiels de substrat des transistors d'un étage inverseur autre que le dernier étant pilotés par le signal de sortie de l'étage inverseur situé directement en aval et les potentiels de

substrat des transistors du dernier étage inverseur étant soit flottants, soit fixés à une tension d'alimentation.

Le circuit objet de l'invention comporte, selon le mode de réalisation préféré de l'invention, trois étages inverseurs. Les deux premiers étages inverseurs sont chaînés en série de telle sorte que le signal de sortie du premier inverseur est appliqué à l'entrée du deuxième inverseur. Le deuxième et le troisième étages inverseurs sont en outre chaînés en série de telle sorte que le signal de sortie du deuxième inverseur est appliqué à l'entrée du troisième inverseur et aux substrats des transistors du premier étage inverseur.

Le circuit bascule à seuils objet de l'invention réalise ainsi avantageusement une fonction Trigger de Schmitt.

5

25

30

D'autres caractéristiques, buts et avantages de l'invention apparaîtront à la lecture de la description détaillée qui va suivre, et au regard des dessins annexés, donnés à titre d'exemples non limitatifs et sur lesquels :

- la figure 1 représente une réalisation symétrique classique d'un circuit trigger de Schmitt;
  - la figure 2 représente un circuit trigger de Schmitt adapté du circuit classique de la figure 1 pour être porté en SOI et pour lequel les potentiels de substrat de tous les transistors sont fixés afin de ne pas les laisser flotter;
- la figure 3a représente schématiquement le circuit trigger de Schmitt objet de l'invention;
  - la figure 3b représente plus précisément le circuit trigger de Schmitt selon le mode de réalisation préféré de l'invention-;
  - la figure 4 illustre, de manière très simplifiée, le fonctionnement du circuit selon le mode de réalisation préféré de l'invention et représente les chronogrammes des différents signaux du circuit lors d'une transition du signal d'entrée IN de l'état bas à l'état haut;
  - la figure 5 illustre le fait que les tensions de seuil des transistors constituant le coeur de la fonction trigger de l'art antérieur tel qu'illustré par la figure 2, sont toujours supérieures à celles des transistors constituant le coeur de la fonction trigger objet de l'invention;

- la figure 6 représente une réalisation élémentaire du circuit objet de l'invention;
- la figure 7 représente une réalisation plus complexe du circuit objet de l'invention, avec la commande dissociée des potentiels de substrat des transistors NFET et PFET du coeur de la fonction trigger, conjointement à l'imbrication des étages inverseurs successifs;

5

10

15

20

25

30

la figure 8 représente une autre réalisation du circuit objet de l'invention, avec les commandes séparées des transistors PFET d'un même étage inverseur, conjointement aux commandes séparées des transistors NFET du même étage inverseur.

La figure 1 représente une réalisation symétrique classique du circuit CMOS trigger de Schmitt sur substrat massif. Ce circuit bien connu comporte trois transistors à effet de champ à jonction canal P (PFET), P1, P2 et P3, et trois transistors à effet de champ à jonction canal N (NFET), N1, N2 et N3. Comme on l'a déjà vu précédemment, les transistors N2 et P2 constituent l'inverseur principal du trigger de Schmitt, tandis que les deux ensembles constitués d'une part par les transistors N1 et N3 et d'autre part par les transistors P1 et P3 forment deux réseaux de rétroaction. Chacun de ces réseaux de rétroaction fixe un seuil et les deux seuils ainsi obtenus induisent, une fois réunis, un effet d'hystérésis. Ainsi, tant que la tension d'entrée V<sub>IN</sub> n'a pas atteint le seuil de basculement V<sub>+</sub> lors d'une variation positive, le signal de sortie OUT reste au niveau haut. Lorsque le signal de sortie OUT a changé d'état (il est désormais au niveau bas), la tension d'entrée V<sub>IN</sub> doit redescendre sous le seuil de basculement V. lors d'une variation négative, pour provoquer un nouveau basculement. Finalement, en fonction du sens d'évolution de la tension d'entrée V<sub>IN</sub>, le basculement du trigger de Schmitt a donc lieu pour des valeurs différentes de ladite tension d'entrée V<sub>IN</sub>.

Dans ce circuit non modifié pour des applications en technologie SOI, les potentiels de substrat des transistors à effet de champ sont tous laissés flottants. Du fait de la dépendance des potentiels de substrats des transistors, et donc des tensions de seuil des transistors, à l'historique du signal d'entrée, la caractéristique statique du

circuit de la figure 1 porté en SOI présente une hystérésis variable, et cela de façon indésirable et incontrôlable.

Il est donc nécessaire de disposer d'un circuit trigger de Schmitt qui, dans le cadre d'applications sur silicium sur isolant (SOI), ne présente pas les inconvénients précédemment évoqués.

5

10

15

20

25

30

Le circuit présenté dans le document US 6,441,663 consiste en une adaptation du circuit classique intégré sur substrat massif. Il est en effet montré dans ce document que le schéma du circuit trigger de Schmitt classique reste valable en technologie SOI en portant une attention particulière à la manière de contacter les substrats des transistors. Afin de s'affranchir de l'effet d'histoire, les potentiels de substrat ne doivent effectivement pas flotter.

Un tel circuit est représenté sur la figure 2. Ce schéma ne diffère du schéma classique du trigger de Schmitt illustré par la figure 1 qu'en ce que tous les transistors du circuit ont leur potentiel de substrat fixé pour ne pas être flottant. Les prises substrat des transistors à effet de champ à jonction canal P (P1, P2, P3) sont pour cela raccordées à la tension d'alimentation, alors que les prises substrat des transistors à effet de champ à jonction canal N (N1, N2, N3) sont raccordées à la masse. Dans le cadre de cette adaptation du circuit classique à des applications sur SOI, les potentiels de substrat sont tous imposés à des tensions fixes et les tensions de seuil sont en conséquence figées dans le temps, indépendamment du signal d'entrée et de son historique, ce qui permet de passer outre le problème d'effet d'histoire.

Le principe de fonctionnement du circuit de l'art antérieur de la figure 2 est le suivant. Quand le signal d'entrée IN du circuit est à l'état bas et le signal de sortie OUT du circuit est à l'état haut, le transistor N3 est passant, pré-chargeant ainsi la source du transistor N2 à une tension de seuil V<sub>th</sub> sous l'alimentation (noeud N).

Lors d'une transition de 0 à  $V_{DD}$  de la tension d'entrée  $V_{IN}$ , ladite tension d'entrée du circuit  $V_{IN}$  doit monter suffisamment haut pour que le transistor N1 tire la source de N2 vers la masse plus fortement que N3 ne la tire vers l'alimentation  $V_{DD}$ . Le fonctionnement est symétrique pour une transition de la tension d'entrée  $V_{IN}$  de  $V_{DD}$  à 0, fournissant ainsi un effet d'hystérésis.

L'effet d'hystérésis introduit lors d'une transition de 0 à V<sub>DD</sub> sur l'entrée est ainsi basé sur le retard de mise en conduction du transistor N2.

De par son principe de fonctionnement, on se rend compte que ce trigger est beaucoup moins efficace quand la tension d'alimentation se rapproche de la valeur de la tension de seuil V<sub>th</sub> des transistors, car alors les transistors de pré-charge N3 et P3 ne remplissent plus convenablement leur rôle. L'utilisation de ce circuit est par conséquent limitée du fait de son fonctionnement dégradé à faible tension d'alimentation (ce qu'on peut améliorer avec une plus grande surface de silicium).

5

10

15

20

25

30

Comme on l'a vu précédemment, l'objet de l'invention est de disposer d'un circuit trigger de Schmitt tirant le meilleur parti de la technologie SOI et efficace notamment à faible tension d'alimentation.

Le circuit trigger de Schmitt objet de l'invention comprend au moins deux étages inverseur CMOS chaînés. Le signal d'entrée du circuit IN est appliqué sur l'entrée du premier étage inverseur.

Chaque étage inverseur comprend dans une branche supérieure au moins un transistor à effet de champ à jonction canal P (PFET), en série entre une tension d'alimentation V<sub>DD</sub> et un noeud de sortie de l'étage inverseur, et dans une branche inférieure au moins un transistor à effet de champ à jonction canal N (NFET), en série entre ledit noeud de sortie de l'étage inverseur et une masse de référence. Les grilles (ou électrodes de commande) de ces transistors sont reliées ensemble et forment l'entrée de l'étage inverseur.

Le noeud de sortie de l'un des deux étages inverseurs fournit, directement ou indirectement, le signal de sortie OUT du circuit.

Les potentiels de substrat des transistors constituant le premier étage inverseur sont quant à eux pilotés dynamiquement. Ledit premier étage inverseur est alors dit étage inverseur piloté. De la sorte, chacun des potentiels de substrat des transistors constituant le premier étage inverseur peut ainsi être piloté dynamiquement par son propre signal de commande.

Avantageusement, les potentiels de substrat des transistors PFET du premier étage inverseur sont tous pilotés dynamiquement par un premier signal de commande et les potentiels de substrat des transistors NFET du premier étage inverseur sont tous

pilotés dynamiquement par un deuxième signal de commande, les premier et deuxième signaux de commande des potentiels de substrat des transistors PFET et NFET étant différents. Les potentiels de substrat des transistors PFET et NFET peuvent en option être pilotés par des signaux de commande correspondant aux signaux de sortie de deux étages inverseurs différents et autres que le premier étage inverseur. Ces étages inverseurs dont les signaux de sortie pilotent les potentiels de substrat des transistors de l'étage inverseur piloté sont dits étages inverseurs de commande.

5

10

15

20

25

30

Alternativement, le signal de commande des substrats des transistors PFET et le signal de commande des potentiels de substrat des transistors NFET sont identiques et correspondent au signal de sortie d'un étage inverseur (dit étage inverseur de commande) autre que le premier étage inverseur.

La figure 3a représente schématiquement le circuit trigger de Schmitt objet de l'invention. Ce circuit est composé de trois étages inverseurs chaînés. Le premier étage inverseur est constitué du transistor à effet de champ à jonction canal P (PFET) P1 et du transistor à effet de champ à jonction canal N (NFET) N1. Cette paire (P1, N1) de transistors complémentaires est en série entre la tension d'alimentation V<sub>DD</sub> et la masse de référence. La jonction des transistors complémentaires (P1, N1) s'effectue au niveau de leurs drains qui sont connectés ensemble. Ladite jonction constitue ainsi le noeud de sortie du premier étage inverseur. Les deuxième et troisième étages inverseurs sont respectivement constitués par des inverseurs CMOS classiques INV<sub>2</sub> et INV<sub>3</sub>. Le signal d'entrée IN du circuit trigger de Schmitt est appliqué à l'entrée du premier inverseur. Le signal de sortie du premier étage inverseur est libellé OUT1. Le signal de sortie du deuxième étage inverseur est libellé OUT2. Le signal de sortie du deuxième étage inverseur est libellé OUT2. Le signal de sortie OUT du circuit trigger de Schmitt correspond à la sortie du troisième étage inverseur INV<sub>3</sub>.

Les trois étages inverseurs sont chaînés de la manière suivante. Le signal de sortie OUT1 du premier étage inverseur est appliqué à l'entrée du deuxième étage inverseur INV2, alors que le signal de sortie OUT2 du deuxième étage inverseur INV2 est appliqué à l'entrée dudit troisième étage inverseur INV3.

Les potentiels de substrat des transistors de la paire de transistors complémentaires du premier étage inverseur (P1, N1) sont, dans ce mode de réalisation préféré de l'invention, reliés ensemble et tout deux pilotés par la tension de sortie V<sub>OUT2</sub> dudit deuxième étage inverseur INV<sub>2</sub>. Le premier étage inverseur est ainsi un étage inverseur piloté et le deuxième étage inverseur est un étage inverseur de commande.

5

10

15

20

25

30

La figure 3b représente plus précisément le circuit trigger de Schmitt selon le mode de réalisation préféré de l'invention, et notamment la constitution des deuxième et troisième étages inverseurs INV<sub>2</sub> et INV<sub>3</sub>. Le deuxième étage inverseur INV<sub>2</sub> est constitué des transistors P2 (transistor PFET) et N2 (transistor NFET) en série entre la tension d'alimentation V<sub>DD</sub> et la masse de référence et de la même façon, le troisième étage inverseur des transistors P3 (transistor PFET) et N3 (transistor NFET) en série entre la tension d'alimentation V<sub>DD</sub> et la masse de référence.

Chaque étage inverseur INVi est constitué par la paire de transistors complémentaires (Pi, Ni). La jonction des transistors complémentaires (Pi, Ni) s'effectue au niveau de leurs drains qui sont connectés ensemble. L'adite jonction constitue ainsi le noeud de sortie de chacun des étages inverseurs INVi.

..:

Dans ce mode de réalisation préféré de l'invention, les potentiels de substrat des transistors constituant les étages inverseurs, autres que le premier étage inverseur, ne sont, contrairement aux transistors du premier étage inverseur, pas pilotés; ils sont donc laissés flottants.

Le fonctionnement du circuit objet de l'invention va maintenant être décrit au regard du circuit selon le mode de réalisation préféré de l'invention illustré par la figure 3b. Le coeur de la fonction trigger de Schmitt se situe au niveau du premier étage inverseur, constitué par les transistors N1 et P1 et dont les potentiels de substrat sont contrôlés dynamiquement. Le deuxième étage inverseur, dont la tension de sortie V<sub>OUT2</sub> pilote les potentiels de substrat du premier étage inverseur, constitue la commande de trigger. Le troisième et dernier étage inverseur sert à remettre en forme le signal et à garder la fonction globalement inverseuse. Cela permet de pouvoir opérer une comparaison directe avec le circuit trigger de Schmitt de l'art antérieur illustré par la figure 2.

La figure 4 illustre, de manière très simplifiée, le fonctionnement du circuit selon le mode de réalisation préféré de l'invention lors d'une transition de la tension d'entrée du circuit V<sub>IN</sub> de 0 à V<sub>DD</sub> et représente à cet effet les chronogrammes des différents signaux. Le chronogramme 4a représente la transition de la tension d'entrée V<sub>IN</sub> du potentiel 0 au potentiel V<sub>DD</sub>. Les chronogrammes 4b et 4c représentent respectivement les tensions de sortie V<sub>OUT1</sub> et V<sub>OUT2</sub> des premier et deuxième étages inverseurs. Le chronogramme 4d illustre les valeurs absolues des tensions de seuils V<sub>thN1</sub> et V<sub>thP1</sub> des transistors N1 et P1 et leur permutation lorsque la tension de sortie V<sub>OUT2</sub> du deuxième étage inverseur commute. Enfin le chronogramme 4e représente le comportement de la tension de sortie V<sub>OUT</sub> du circuit trigger de Schmitt en réponse à la transition de la tension d'entrée V<sub>IN</sub> de 0 à V<sub>DD</sub>.

5

10

15

20

25

30

Comme on peut le voir sur les figures 4b et 4c, lorsque la tension d'entrée  $V_{IN}$  du circuit est à 0, la tension de sortie  $V_{OUTI}$  du premier inverseur est à  $V_{DD}$  et la tension de sortie  $V_{OUT2}$  du deuxième inverseur est à 0.

Les potentiels de substrat des transistors N1 et P1 du premier étage inverseur sont comme on l'a vu précédemment pilotés par la tension de sortie V<sub>OUT2</sub> du deuxième inverseur. V<sub>OUT2</sub> étant à 0, le potentiel de substrat du transistor N1 est à 0 et celui du transistor P1 est lui aussi à 0.

Le potentiel de substrat de N1 étant à un potentiel nul, la tension de polarisation substrat-source  $V_{BS\ N1}$  du transistor N1 est également nulle. La tension de seuil  $V_{thN1}$  dudit transistor N1 est ainsi rendue maximale sur la plage de variation normale de la tension  $V_{OUT2}$ , c'est-à-dire sur  $[0\ ;V_{DD}]$ . On notera, en outre, que ladité tension de seuil  $V_{thN1}$  pourrait être encore plus grande si ladite tension de polarisation substrat-source  $V_{BS\ N1}$  du transistor N1 venait à être négative, c'est-à-dire si la tension  $V_{OUT2}$  venait à être négative.

De même le potentiel de substrat du transistor P1 étant piloté par un potentiel nul, la tension de polarisation substrat-source  $V_{\rm DS\,P1}$  est à -  $V_{\rm DD}$ . La valeur absolue de la tension de seuil  $V_{\rm thP1}$  dudit transistor P1 est ainsi rendue minimale. Le pilotage des substrats du premier étage inverseur par la tension de sortie  $V_{\rm OUT2}$  du deuxième étage inverseur permet par conséquent d'obtenir un déséquilibre des valeurs absolues des

tensions de seuil des transistors complémentaires N1 et P1 du premier étage inverseur. Ce déséquilibre est illustré sur la figure 4d.

Tant que la tension d'entrée du circuit V<sub>IN</sub> n'a pas atteint le seuil de basculement V<sub>+</sub>, la tension de sortie du premier étage inverseur V<sub>OUT1</sub> reste au niveau haut. Dès lors que la tension d'entrée du circuit V<sub>IN</sub> atteint et dépasse ledit seuil de basculement V<sub>+</sub>, la tension de sortie du premier étage inverseur V<sub>OUT1</sub> passe au niveau bas et le premier étage inverseur commute, comme cela est illustré sur les chronogrammes 4a et 4b. Par conséquent, et en tenant compte des délais de propagation, la tension de sortie du circuit V<sub>OUT</sub> passe également au niveau bas et le circuit objet de l'invention commute.

5

10

15

20

25

30

Du fait du déséquilibre des valeurs absolues des tensions de seuil V<sub>thN1</sub> et V<sub>thP1</sub>, ledit seuil de basculement V<sub>+</sub> est supérieur au seuil de basculement V<sub>T0</sub> nécessaire pour observer la commutation des transistors si les prises substrat avaient été connectées à leurs sources respectives, c'est-à-dire si les potentiels de substrat n'avaient pas été dynamiquement contrôlés.

<u>:</u>:

La valeur de la tension  $V_{T0}$  dépend entre autre du dimensionnement des transistors N1 et P1. De manière générale, lesdits transistors N1 et P1 sont dimensionnés de telle sorte que le seuil de basculement  $V_{T0}$  est égal à  $V_{DD}/2$ . Dans le cas contraire, les temps de propagation des fronts montants et descendants sont dissymétriques, et le pas cyclique des signaux traités n'est pas conservé lors de la traversée du circuit.

La géométrie des transistors N2 et P2 du deuxième étage inverseur (c'est-à-dire l'inverseur de commande), et notamment leurs rapports largeur sur longueur, permet d'agir sur l'amplitude de l'effet hystérésis et même d'ajuster indépendamment les deux seuils de basculement.

Lors d'une transition de la tension d'entrée du circuit  $V_{IN}$  de 0 à  $V_{DD}$ , la tension de seuil  $V_{thN1}$  du transistor N1 est supérieur à la valeur absolue de la tension de seuil  $V_{thP1}$  du transistor P1. La tension de sortie  $V_{OUT1}$  du premier étage inverseur commute à 0 lorsque la tension d'entrée du circuit  $V_{IN}$  atteint ledit seuil de basculement  $V_{+}$ .

La tension de sortie V<sub>OUT2</sub> du deuxième étage inverseur INV<sub>2</sub> commute alors à V<sub>DD</sub> avec un léger retard sur la commutation de la tension de sortie V<sub>OUT1</sub> du premier étage inverseur. Les substrats des transistors N1 et P1 étant reliés à V<sub>OUT2</sub>, la commutation de V<sub>OUT2</sub> inverse alors le déséquilibre des tensions de seuil des transistors N1 et P1. En effet, le potentiel de substrat de N1 étant alors à V<sub>DD</sub>, la tension de polarisation substrat-source V<sub>BS N1</sub> du transistor N1 est également à V<sub>DD</sub>. La valeur de la tension de seuil V<sub>thN1</sub> du transistor N1 est ainsi rendue minimale. De même le potentiel de substrat du transistor P1 étant également à V<sub>DD</sub>, la tension de polarisation substrat-source V<sub>BS P1</sub> est à 0. La valeur absolue de la tension de seuil V<sub>thP1</sub> dudit transistor P1 est ainsi rendue maximale.

5

10

15

20

25

30

Enfin, en réponse à la commutation du signal de sortie OUT2 du deuxième étage inverseur, c'est-à-dire à la commutation du signal d'entrée du troisième étage inverseur, le signal de sortie OUT du troisième étage inverseur, qui est aussi le signal de sortie du circuit, passe de l'état haut à l'état bas.

Le fonctionnement du circuit est symétrique pour une transition de la tension d'entrée du circuit  $V_{IN}$  du potentiel  $V_{DD}$  au potentiel 0.

Lorsque la tension d'entrée  $V_{IN}$  du circuit est à  $V_{DD}$ , la tension de sortie  $V_{OUTI}$  du premier étage inverseur est à 0 et la tension de sortie  $V_{OUT2}$  du deuxième étage inverseur est à  $V_{DD}$ . Les potentiels de substrat des transistors N1 et P1 sont alors à  $V_{DD}$ . La tension de polarisation substrat-source  $V_{BS\ N1}$  du transistor N1 est ainsi à  $V_{DD}$  et la valeur de la tension de seuil  $V_{thN1}$  dudit transistor N1 est donc rendue minimale. La tension de polarisation substrat-source  $V_{BS\ P1}$  est elle à 0 et la valeur absolue de la tension de seuil  $V_{thP1}$  dudit transistor P1 est donc rendue maximale.

La commutation du premier étage inverseur se produit alors lorsque la tension d'entrée du circuit V<sub>IN</sub> atteint le seuil de basculement V<sub>.</sub> Ledit seuil de basculement V<sub>.</sub> est inférieur au seuil de basculement V<sub>TO</sub> nécessaire pour observer la commutation des transistors si les prises substrat avaient été connectées à leurs sources respectives. Dans ce cas, on rappelle qu'il n'y aurait pas eu d'effet d'hystérésis et que la commutation de la tension d'entrée du circuit V<sub>IN</sub> n'aurait eu lieu que lorsque V<sub>IN</sub> aurait atteint le seuil de basculement V<sub>TO</sub>, et cela quel qu'aurait été son sens d'évolution.

Le signal de sortie OUT2 du deuxième étage inverseur commute alors à 0 avec un léger retard sur la commutation du signal de sortie OUT1 du premier étage inverseur. La commutation de OUT2 inverse alors le déséquilibre des valeurs absolues des tensions de seuil V<sub>thN1</sub> et V<sub>thP1</sub> des transistors N1 et P1. Enfin, en réponse à la commutation du signal de sortie OUT2 du deuxième étage inverseur, c'est-à-dire à la commutation du signal d'entrée du troisième étage inverseur, le signal de sortie OUT du troisième étage inverseur, qui est aussi le signal de sortie du circuit, passe de l'état bas à l'état haut.

On a vu précédemment que lorsque OUT2 commute, le sens de l'inégalité entre les valeurs absolues des tensions de seuil V<sub>thN1</sub> et V<sub>thP1</sub> des transistors N1 et P1 change. La transconductance des transistors complémentaires N1 et P1 du premier étage inverseur est alors modifiée. Cette modification implique une cassure dans la descente de la tension V<sub>OUT1</sub>. Le front de V<sub>OUT1</sub> devient effectivement plus raide lors de la commutation à cause de la baisse de la valeur absolue de la tension de seuil du transistor rentrant en conduction (quand V<sub>IN</sub> monte, N1 rentre en conduction et V<sub>thN1</sub> baisse; réciproquement, quand V<sub>IN</sub> descend, P1 rentre en conduction et la valeur absolue de V<sub>thP1</sub> baisse). Cette cassure ne reste cependant observable que si les temps de propagation élémentaires des inverseurs sont négligeables devant le temps de montée du signal V<sub>IN</sub>. Et les deuxième et troisième étages inverseurs permettent de fortement réduire cette cassure du fait de leurs gains en tension élevés.

...

Le trigger de Schmitt objet de l'invention se distingue donc notamment de l'art antérieur par la manière dont est introduit le phénomène d'hystérésis. La figure 5 illustre le fait que les valeurs absolues des tensions de seuil Vth des transistors du coeur de la fonction trigger sont toujours plus faibles dans le cadre de l'invention que dans le cadre de l'art antérieur. Le coeur de la fonction trigger est, dans le cadre de l'invention, le couple de transistors (N1; P1) (cf. figures 3a et 3b) alors qu'il est, dans le cadre de l'art antérieur, le couple (N2; P2) (cf. figure 2).

Lors du fonctionnement du circuit trigger de l'art antérieur, les transistors N2 et P2 ont pour tensions de seuils effectives les tensions de seuils équivalentes  $V_{thN2eq}$  et  $V_{thP2eq}$ . Les dites tensions de seuils équivalentes  $V_{thN2eq}$  et  $V_{thP2eq}$  sont effectivement différentes des véritables tensions de seuils  $V_{thN2}$  et  $V_{thP2}$  des transistors N2 et P2

respectivement, car modifiées par les réseaux de rétroaction présentés précédemment. Et les dites tensions de seuils équivalentes  $V_{thN2eq}$  et  $V_{thP2eq}$  sont supérieures en valeur absolue aux véritables tensions de seuil du fait des dits réseaux de rétroaction, ce qui réclame une plus grande énergie de la part du générateur d'entrée du circuit et ralentit la mise en conduction du transistor.

5

10

15

20

25

30

Le diagramme sur la gauche de la figure 5 illustre le cas où la tension d'entrée du circuit  $V_{IN}$  augmente. Dans le cadre de l'invention la tension de seuil  $V_{thN1}$  du transistor N1 est alors supérieure à la valeur absolue de la tension de seuil  $V_{\text{thP1}}$  du transistor P1. Dans le cadre de l'art antérieur, la tension de seuil équivalente V<sub>thN2eq</sub> du transistor N2 est alors supérieure à la valeur absolue de la tension de seuil équivalent  $V_{thP2eq}$  du transistor P2. Et les tensions de seuil  $[V_{thN1}, abs(V_{thP1})]$  des transistors de la fonction trigger de l'invention sont inférieures à celles [VthN2eq, abs(VthP2eq)] de la fonction trigger de l'art antérieur impliquant de fait un fonctionnement plus rapide de l'invention. Réciproquement, le diagramme sur la droite de la figure 5 illustre le cas où la tension d'entrée du circuit V<sub>IN</sub> diminue. Dans le cadre de l'invention la valeur absolue de la tension de seuil  $V_{\text{thPl}}$  du transistor P1 est alors supérieure à la valeur de la tension de seuil VthN1 du transistor N1. Dans le cadre de l'art antérieur, la valeur absolue de la tension de seuil équivalente  $V_{\text{thP2eq}}$  du transistor P2 est alors supérieure à la valeur de la tension de seuil équivalent  $V_{thN2eq}$ du transistor N2. Et les tensions de seuil [abs(VthP1), VthN1] des transistors de la fonction trigger de l'invention sont inférieures à celles [abs(VthP2eq), VthN2eq] de la fonction trigger de l'art antérieur impliquant de fait un fonctionnement plus rapide de l'invention.

Au vu de la description qui précède, on comprend que le principe de fonctionnement du circuit trigger de Schmitt objet de l'invention consiste à contrôler dynamiquement le potentiel de substrat des transistors complémentaires. Grâce à cela, la valeur absolue de la tension de seuil du transistor passant est abaissée avant qu'une commutation de l'entrée n'intervienne, puis, en préparation d'une nouvelle commutation en sens inverse, ladite valeur absolue de ladite tension de seuil est rétablie à sa valeur nominale et la valeur absolue de la tension de seuil de l'autre transistor complémentaire est abaissée. Et comme on l'a vu précédemment,

l'abaissement de la valeur absolue de la tension de seuil des transistors est réalisé en augmentant la valeur absolue de leur tension de polarisation substrat-source V<sub>BS</sub>.

Les caractéristiques statiques et dynamiques du circuit de l'invention ont été comparées à celles du circuit de l'état de l'art. Il s'avère que le circuit de l'invention est plus performant que le circuit de l'art antérieur. Ainsi, à immunité au bruit équivalente, et cela pour toute une plage de tensions d'alimentation, la facteur de mérite (prenant en compte aussi bien la rapidité, la consommation totale que la surface de silicium) de l'invention est plus performant que celui de l'art antérieur.

5

10

15

20

25

30

On comprend bien, et notamment au regard de la description du fonctionnement du circuit selon le mode de réalisation préféré de l'invention qui précède, qu'un circuit composé de deux étages inverseurs et dont on commande les potentiels de substrat des transistors du premier étage inverseur par le signal de sortie du second étage inverseur remplit également la fonction requise, et cela à une inversion près, et tire bien lui aussi le meilleur parti de la technologie SOI.

La figure 6 illustre un autre mode de réalisation du circuit inverseur à hystérésis objet de l'invention. Ce schéma représente une réalisation élémentaire de l'invention qui s'apparente de part son dessin au circuit de l'art antérieur illustré par la figure 2. Cette réalisation élémentaire ne comprend avantageusement que quatre transistors.

Le coeur de la fonction trigger est constitué par les transistors P1 (transistor PFET) et N1 (transistor NFET) en série entre la tension d'alimentation  $V_{DD}$  et la masse de référence.

Les grilles des transistors P1 et N1 sont reliées ensemble pour recevoir le signal d'entrée IN du circuit, tandis que les drains des transistors P1 et N1 sont reliés ensemble pour fournir le signal de sortie OUT du circuit.

Ledit signal de sortie OUT du circuit est également appliqué aux grilles de deux transistors P2 (transistor PFET) et N2 (transistor NFET). Les transistors P2 et N2 réalisent la fonction de commande dynamique des potentiels de substrat des transistors P1 et N1.

Le potentiel de substrat du transistor P1 est commandé dynamiquement par le signal au drain dudit transistor N2 et le potentiel de substrat du transistor N1 est commandé dynamiquement par le signal au drain dudit transistor P2. La source et la

prise substrat du transistor N2 sont quant à eux fixées à la masse, tandis que la source et la prise substrat du transistor P2 sont fixées à la tension d'alimentation  $V_{\rm DD}$ .

De manière avantageuse, les prises substrat des transistors N1 et P1 peuvent en outre être reliées ensemble et partager la même commande dynamique.

5

10

15

20

25

30

Finalement, on notera que le circuit objet du mode de réalisation représenté par la figure 6 comporte deux inverseurs CMOS chaînés en série dont la sortie du second inverseur pilote les substrats des transistors du premier inverseur; la sortie du circuit étant donnée, non pas par la sortie du second inverseur, mais pas la sortie du premier inverseur.

En fonction de l'objectif recherché pour l'optimisation du circuit objet de l'invention (immunité au bruit, vitesse, consommation, compacité), ledit circuit peut se décliner selon différentes variantes. Et les caractéristiques desdites variantes peuvent avantageusement être prises seules ou selon toutes leurs combinaisons possibles pour la réalisation d'un circuit bascule à hystérésis selon l'invention :

Les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté, avantageusement le premier, peuvent être pilotés par un premier signal de commande et les potentiels de substrat des transistors NFET complémentaires peuvent être pilotés par un second signal de commande, c'est-à-dire que l'on peut avantageusement dissocier la commande des potentiels de substrat des transistors PFET de la commande des potentiels de substrat des transistors NFET. Avantageusement, ledit premier signal de commande est un signal déterminé par un premier état du circuit situé en aval dudit étage inverseur piloté et le second signal de commande est un signal déterminé par un second état-du circuit situé en aval dudit étage inverseur piloté. Le signal déterminé par ledit premier état du circuit peut à cet effet être le signal de sortie d'un premier étage inverseur, dit premier étage inverseur de commande, situé en aval dudit étage inverseur piloté et le signal déterminé par ledit second état du circuit celui d'un second étage inverseur, dit second étage inverseur, dit second étage inverseur piloté.

La figure 7 illustre notamment un tel cas de figure dans lequel la commande des potentiels de substrat des transistors N1 et P1 constituant le premier étage inverseur est dissociée. Le premier étage inverseur est ici un étage inverseur piloté.

Le potentiel de substrat du transistor P1 est contrôlé dynamiquement par la tension de sortie V<sub>OUT2p</sub> d'un premier étage inverseur de commande INV<sub>P2</sub>. Le potentiel de substrat du transistor N1 est quant à lui contrôlé dynamiquement par la tension de sortie V<sub>OUT2n</sub> d'un second étage inverseur de commande INV<sub>N2</sub>.

5

10

15

20

25

30

- Les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté, avantageusement le premier étage inverseur, peuvent ne pas être tous pilotés par un même signal de commande et les potentiels de substrat des transistors NFET complémentaires peuvent de la même façon ne pas être pilotés par un même signal de commande, c'est-à-dire que l'on peut avantageusement dissocier les commandes des potentiels de substrat des transistors PFET entre eux (et respectivement celles des transistors NFET complémentaires). De manière avantageuse, il est possible de regrouper des paires de transistors PFET et NFET pour piloter leurs potentiels de substrats par un même signal de commande. Par exemple, un premier signal de commande pilote les potentiels de substrat de certaines paires de transistors PFET et NFET (ledit premier signal de commande étant un signal déterminé par un premier état du circuit situé en aval dudit étage inverseur piloté) et un second signal de commande pilote les potentiels de substrat des autres paires de transistors PFET et NFET (ledit second signal de commande étant un signal déterminé par un second état du circuit situé en aval dudit étage inverseur piloté). Le signal déterminé par ledit premier état du circuit peut à cet effet être le signal de sortie d'un premier étage inverseur, dit premier étage inverseur de commande, situé en aval dudit étage inverseur piloté et le signal déterminé par ledit second état du circuit celui d'un second étage inverseur, dit second étage inverseur de commande, également situé en aval dudit étage inverseur piloté. Chaque étage inverseur de commande est préférablement séparé dudit étage inverseur piloté par un nombre pair ou nul d'étages inverseurs en série entre ledit étage inverseur piloté et ledit étage de commande.

A ce propos, la figure 8 représente un circuit selon l'invention comprenant quatre étages inverseurs et dans lequel le premier étage inverseur, dit étage inverseur piloté, est constitué d'une branche supérieure comprenant deux transistors PFET P1, P2 et d'une branche inférieure comprenant deux transistors NFET complémentaires

N2, N1. Les potentiels de substrat des transistors P2 et N2 compris dans un premier regroupement d'au moins une paire de transistors PFET et NFET sont contrôlés dynamiquement par la tension de sortie V<sub>OUT2</sub> du deuxième étage inverseur INV<sub>2</sub>, dit étage inverseur de commande. Les potentiels de substrat des transistors P1 et N1 compris dans un second regroupement d'au moins une paire de transistors PFET et NFET sont quant à eux contrôlés dynamiquement par la tension de sortie V<sub>OUT4</sub> d'un quatrième étage inverseur INV<sub>4</sub>, dit étage inverseur de commande. Les étages inverseurs de commande INV<sub>2</sub> et INV<sub>4</sub> sont chacun séparés dudit étage inverseur piloté par un nombre pair ou nul d'étages inverseurs en série : l'étage inverseur de commande INV<sub>2</sub> est situé immédiatement en aval dudit étage inverseur piloté (le nombre d'étages inverseurs intercalés entre ledit étage inverseur piloté et INV<sub>2</sub> étant alors nul) et l'étage inverseur de commande INV<sub>4</sub> est séparé de l'étage inverseur piloté par les étages inverseurs INV<sub>2</sub> et INV<sub>3</sub> (le nombre pair étant alors égal à deux). Enfin on notera que la sortie OUT du circuit est prise directement à la sortie OUT3 du troisième étage inverseur INV<sub>3</sub>.

5

10

15

20

30

- Chaque étage inverseur peut être constitué d'un nombre non systématiquement égal de transistors PFET et NFET en série entre le premier et le second potentiel d'alimentation. Cela permet de décaler avantageusement la caractéristique de transfert du circuit à hystérésis par rapport à la moitié de la tension d'alimentation V<sub>DD</sub>/2 ce qui peut être utile pour des applications spécifiques. L'exemple le plus simple consiste, dans le cadre de cette variante, à mettre par exemple deux NFET et un seul PFET en série entre l'alimentation et la masse pour la constitution d'un étage inverseur.
- Chaque étage inverseur peut également être réalisé au moyen d'un nombre
   impair d'inverseurs élémentaires chaînés en série.
  - Les potentiels de substrat des transistors du premier étage peuvent ne pas être les seuls à être contrôlés dynamiquement. Les potentiels de substrat des transistors autres que ceux du premier étage peuvent ainsi être soit laissés flottants, soit être connectés classiquement à la tension d'alimentation pour les PFET ou à la masse pour les NFET, soit encore être commandés dynamiquement par un état du circuit situé en aval et plus particulièrement par le signal de sortie d'un étage inverseur situé

en aval. De manière avantageuse, le circuit objet de l'invention comprend une pluralité d'étages inverseurs successivement chaînés fonctionnant de manière « imbriquée », ce qui permet d'amplifier la commande de rétroaction. Les potentiels de substrat des transistors d'un étage inverseur autre que le dernier sont pour cela pilotés par le signal de sortie de l'étage inverseur situé directement en aval dans la chaîne d'inverseurs et les potentiels de substrat des transistors du dernier étage inverseur sont soit flottants, soit fixés à une tension d'alimentation.

La figure 7 illustre, conjointement à la caractéristique d'une commande dissociée des prises substrat des transistors NFET et PFET, une telle imbrication des étages inverseurs. Ainsi le potentiel de substrat du transistor PFET P1 du premier étage inverseur est piloté par la tension de sortie V<sub>OUT2p</sub> de l'inverseur INV<sub>P2</sub> et le potentiel de substrat des transistors de l'inverseur INV<sub>P2</sub> est piloté par la tension de sortie V<sub>OUT</sub> de l'inverseur INV<sub>P3</sub>. Symétriquement, le potentiel de substrat du transistor NFET N1 du premier étage inverseur est piloté par la tension de sortie V<sub>OUT2n</sub> de l'inverseur INV<sub>N2</sub> et le potentiel de substrat des transistors de l'inverseur INV<sub>N2</sub> est piloté par la tension de sortie V<sub>OUT</sub> de l'inverseur INV<sub>N3</sub>.

Bien entendu, l'invention n'est pas limitée aux modes de réalisation particuliers qui viennent d'être décrits, mais s'étend à toute bascule à hystérésis, inverseuse ou non, conforme à son esprit. En particulier, l'invention ne concerne pas uniquement un circuit bascule à hystérésis mais s'étend à tout circuit intégré sur substrat semi-conducteur sur isolant, et notamment sur un substrat SOI, comprenant un tel circuit bascule à hystérésis objet de l'invention.

5

10

15

#### REVENDICATIONS

- 1. Circuit bascule à hystérésis en technologie semi-conducteur sur isolant, caractérisé en ce qu'il comprend au moins deux étages inverseurs CMOS, chaque étage inverseur étant constitué d'une première branche comprenant au moins un transistor à effet de champ à jonction canal P (PFET) en série entre un premier potentiel d'alimentation V<sub>DD</sub> et un noeud de sortie de l'étage inverseur et d'une seconde branche comprenant au moins un transistor à effet de champ à jonction canal N (NFET) en série entre ledit noeud de sortie de l'étage inverseur et un second potentiel d'alimentation, lesdits transistors de chacun des étages inverseurs ayant leurs grilles connectées ensemble pour recevoir un signal d'entrée, l'entrée de chacun des inverseurs recevant directement ou indirectement le signal d'entrée dudit circuit, le signal de sortie du circuit étant obtenu directement ou indirectement par le signal de sortie de l'un des étages inverseurs, et en ce que le potentiel de substrat de chacun des transistors d'au moins un étage inverseur, dit étage inverseur piloté, est piloté dynamiquement par un signal de commande issu dudit circuit.
- 2. Circuit selon la revendication 1, caractérisé en ce que les signaux de commande pilotant lesdits potentiels de substrat des transistors PFET et NFET d'au moins un étage inverseur piloté sont des signaux déterminés par des états du circuit situé en aval dudit étage inverseur piloté.
- 3. Circuit selon la revendication précédente, caractérisé en ce que lesdits signaux déterminés par des états du circuit situé en aval dudit étage inverseur piloté sont les signaux de sortie d'étages inverseurs, dits étages inverseurs de commande, situés en aval dudit étage inverseur piloté.

- 4. Circuit selon la revendication précédente, caractérisé en ce que lesdits étages inverseurs de commande sont séparés dudit étage inverseur piloté par un nombre pair ou nul d'étages inverseurs.
- 5. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les potentiels de substrat des transistors complémentaires PFET et NFET d'au moins un étage inverseur piloté sont pilotés par un même signal de commande.

5

25

30

- 6. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté sont pilotés par un premier signal de commande et les potentiels de substrat des transistors NFET complémentaires desdits transistors PFET sont pilotés par un second signal de commande.
  - 7. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les potentiels de substrat des transistors PFET d'au moins un étage inverseur piloté et les potentiels de substrat des transistors NFET complémentaires desdits transistors PFET sont tous pilotés par des signaux de commande différents.

: 5

15

- 8. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les potentiels de substrat des transistors d'au moins un étage inverseur piloté compris dans un regroupement d'au moins une paire de transistors complémentaires PFET et NFET sont pilotés par un même signal de commande.
  - 9. Circuit selon l'une des revendications précédentes, caractérisé en ce que les transistors du premier étage inverseur ont leur potentiel de substrat piloté.
  - 10. Circuit selon l'une des revendications précédentes, caractérisé en ce qu'il comprend trois étages inverseurs.

- 11. Circuit selon la revendication précédente, caractérisé en ce que les deux premiers étages inverseurs sont chaînés de telle sorte que le signal de sortie du premier inverseur est appliqué à l'entrée du deuxième inverseur.
- 12. Circuit selon la revendication précédente, caractérisé en ce que le deuxième et le troisième étages inverseurs sont chaînés de telle sorte que le signal de sortie du deuxième inverseur est appliqué à l'entrée du troisième inverseur.
- 13. Circuit selon l'une des revendications précédentes, caractérisé en ce que seuls les potentiels de substrat des transistors du premier étage inverseur sont pilotés dynamiquement, les potentiels de substrat des transistors des étages inverseurs autres que le premier étage inverseur n'étant pas pilotés et étant soit laissés flottants soit fixés aux potentiels d'alimentation du circuit.

14. Circuit selon l'une des revendications 1 à 12, caractérisé en ce que les potentiels de substrat des transistors d'un étage inverseur autre que le dernier étage inverseur sont pilotés dynamiquement par le signal de sortie de l'étage inverseur situé directement en aval, les potentiels de substrat des transistors du dernier étage inverseur étant soit laissés flottants soit fixés aux potentiels d'alimentation du circuit.

20

25

- 15. Circuit selon l'une des revendications précédentes, caractérisé en ce que le circuit bascule à hystérésis est un circuit Trigger de Schmitt.
- 16. Circuit selon l'une des revendications précédentes, caractérisé en ce qu'il est réalisé en technologie semi-conducteur sur isolant.
- 17. Circuit intégré sur substrat semi-conducteur sur isolant, caractérisé en ce qu'il comprend au moins un circuit bascule à hystérésis selon l'une des revendications précédentes.




figure 1

. 1/8




FIG.1




figure 2




FIG.2




Figure 3a

3/8




FIG.3a





FIG.3b






FIG.4




Figure 4




FIG.5




Figure 5



6/8




FIG.6




Figure 6



7/8




FIG.7





Figure 7





----**y** 



# rečne ie navi

#### CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI



**DÉPARTEMENT DES BREVETS** 

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

DÉSIGNATION D'INVENTEUR(S) Page N°

(À fournir dans le cas où les demandeurs et les inventeurs ne sont pas les mêmes personnes)

|                                       |                                   | Cet imprimé es                  | t à remplir lisiblement à l'encre noire   | D8 113 W / 27    |
|---------------------------------------|-----------------------------------|---------------------------------|---|------------------|
|                                       | es pour ce dossier (facultatif)   |                                 |   |                  |
| N° D'ENREGI                           | STREMENT NATIONAL                 | 240072 D20644 TM                | 0304088                                   |                  |
| TITRE DE L'IN                         | IVENTION (200 caractères ou es    | spaces maximum)                 |   |                  |
| ·                                     | CIRC                              | UIT TRIGGER DE SCH              | MITT EN SOI                               |                  |
|                                       |                                   |                                 |   | ·                |
| LE(S) DEMAN                           | DEUR(S):                          |                                 |   |                  |
| •                                     |                                   |                                 |   | <b></b>          |
| SOISIC : 15,                          | rue des Martyrs, 38054 (          | GRENOBLE - FRANCE               |   |                  |
| DESIGNE(NT) Nom                       | EN TANT QU'INVENTEUR(             | S) :                            |   |                  |
| Prénoms                               |                                   |                                 |   |                  |
|                                       |                                   | FAVARD Thierry                  |   |                  |
| Adresse                               | Rue                               | 22, rue du Terrage              | ·   |                  |
|                                       | Code postal et ville              | 75010 PARIS                     | FRANCE                                    |                  |
| Société d'appartenance (facultatif)   |                                   |                                 |   |                  |
| 2 Nom .                               |                                   |                                 |   |                  |
| Prénoms                               |                                   |                                 |   |                  |
| Adresse                               | Rue                               |                                 |   |                  |
|                                       | Code postal et ville              | LLLL                            |   |                  |
| Société d'appartenance (facultatif)   |                                   |                                 |   |                  |
| 8 Nom                                 |                                   |                                 |   |                  |
| Prénoms                               |                                   |                                 | -   |                  |
| Adresse                               | Rue                               |                                 |   |                  |
|                                       | Code postal et ville              |                                 |   |                  |
|                                       | partenance (facultatif)           |                                 |   |                  |
| S'il y a plus                         | de trois inventeurs, utilisez plu | sieurs formulaires. Indiquez en | haut à droite le N° de la page suivi du r | rombre de pages. |
| DATE ET SI<br>DU (DES) D<br>OU DU MAI | ignature(9)<br>Demandeur(8)       |                                 |   |                  |
|                                       |                                   | 92-1001                         |   | į                |

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.



PCT/IB20**04**/00**1402** 

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: |
|---|
| □ BLACK BORDERS   |
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES                                   |
| ☐ FADED TEXT OR DRAWING   |
| BLURRED OR ILLEGIBLE TEXT OR DRAWING                                    |
| ☐ SKEWED/SLANTED IMAGES   |
| COLOR OR BLACK AND WHITE PHOTOGRAPHS                                    |
| GRAY SCALE DOCUMENTS  |
| LINES OR MARKS ON ORIGINAL DOCUMENT                                     |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY                 |
| ,<br>Потикр.  |

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.